工作地點:湖南長沙(sha)
工作經驗:八年(nian)以上(shang)
待遇:年薪+股(gu)權激勵
崗(gang)位職責:
1.需求分(fen)析、規格定義以及系統架構設計;
2.帶領團隊完成(cheng)存儲(chu)、數模(mo)混合芯片設計與驗(yan)證工作;
3.存儲(chu)定制類(lei)IP庫開發與(yu)維(wei)護;
4.新(xin)(xin)技術預研,新(xin)(xin)產品(pin)導入(ru)技術支撐;
5.項目過程(cheng)管理,計劃評審、節點評審、質量(liang)把(ba)關(guan)等(deng);
6.存儲設計團隊培訓。
1.微電子/半(ban)導體/集成電路/電子/通信/自動化(hua)等專業,碩士及以上學歷;
2.八年以(yi)上存儲(chu)類(lei)芯片(SRAM/EEPROM/FLASH/DDR)設計工(gong)作經(jing)驗(yan);
3.兩年以上項目開發管理工作經驗;
4.三顆以上(shang)同類芯片量產經驗;
5.較強的團隊管理(li)能(neng)力、溝通能(neng)力和(he)協作(zuo)能(neng)力,內驅力強,具備創業精(jing)神。
聯系人:劉女士、廖女士
招(zhao)聘電話:
招(zhao)聘郵箱:jia.、jl.
工作(zuo)地址:長沙高新開發區尖山(shan)路18號中電(dian)軟件(jian)園二(er)期第A5棟(dong)1層101號
工(gong)作地點:湖(hu)南長沙
工作經(jing)驗:八年以(yi)上(shang)
待遇:年薪+股權激勵
崗位職責:
1.需(xu)求(qiu)分(fen)析、規格定(ding)義以及(ji)系(xi)統架(jia)構設(she)計;
2.帶領團隊完成MCU芯片的設計與驗(yan)證;
3.數字IP庫開發與維(wei)護;
4.新技術預研,新產品導入(ru)技術支撐(cheng);
5.項目(mu)過程管理,計劃評審、節點評審、質量把關等;
6.MCU設計團隊培訓。
1.微電子(zi)/半導體/集成電路/電子(zi)/通信/自動化等(deng)專業,碩士及以上(shang)學歷;
2.八年以上數字設計工(gong)作經(jing)驗(yan),有8位或32位類MCU芯(xin)片設計工(gong)作經(jing)驗(yan)者優先(xian);
3.兩年以上項目開(kai)發(fa)管(guan)理或(huo)者系統架構設(she)計工作經(jing)驗;
4.三顆以上同類芯片量產經(jing)驗;
5.較強的團隊(dui)管理能力(li)、溝通能力(li)和(he)協作(zuo)能力(li),內驅力(li)強,具(ju)備創業精神。
聯系人:劉女(nv)士(shi)、廖女(nv)士(shi)
招聘電話:
招聘(pin)郵箱:jia.、jl.
工作地(di)址:長沙高新(xin)開發區(qu)尖山路18號中電軟件園(yuan)二期第A5棟1層101號
工(gong)作(zuo)地點:湖(hu)南長沙
工作經驗(yan):五年以上
待遇:年薪+股權激勵(li)
崗位職責:
1.參與芯片需求(qiu)分析、規格定義以及系(xi)統(tong)架構設(she)計;
2.模擬(ni)電(dian)路(lu)方(fang)案(an)設(she)計與驗證;
3.模擬(ni)類IP開發與維護;
4.新(xin)技術預研(yan),新(xin)產品(pin)導(dao)入技術支(zhi)撐(cheng);
5.項目(mu)過程管理,計劃評審、節點(dian)評審、質量(liang)把關等;
6.模擬設計(ji)團隊(dui)培訓。
1.微(wei)電(dian)子(zi)/半導體(ti)/集成電(dian)路(lu)/電(dian)子(zi)/通信/自動化等專業,碩(shuo)士以(yi)上學歷(li);
2.五年以上(shang)模擬電路(lu)IP設(she)計開(kai)發工作(zuo)經驗,有芯(xin)片(pian)量產經驗者(zhe)優先(xian);
3.較(jiao)強的團隊管理能(neng)力(li)、溝(gou)通能(neng)力(li)和協作能(neng)力(li),內(nei)驅力(li)強,具備(bei)創業(ye)精神。
聯系人(ren):劉(liu)女士、廖(liao)女士
招聘電話(hua):
招(zhao)聘郵箱:jia.、jl.
工作地址(zhi):長(chang)沙高新(xin)開發區尖山路(lu)18號中電軟件園二(er)期第A5棟1層101號
工(gong)作地點:長沙、西安
工作經驗(yan):兩年以上,優秀應屆研究生亦可
待遇:面議,優(you)秀者可配置公司股權和更(geng)高崗位(wei)
崗(gang)位(wei)職(zhi)責(ze):
1.負責模擬IP和存儲IP的定制(zhi)電路(lu)設計(ji)、仿(fang)真驗證和測試工作(zuo);
2.參與芯片需(xu)求分析、規格定義以及系統架構設計(ji)
3.技術資料和(he)文檔的編寫、維(wei)護、歸檔等(deng)工(gong)作。
1.微(wei)電(dian)子(zi)/半導體(ti)/集成(cheng)電(dian)路/電(dian)子(zi)/通信/自(zi)動化(hua)等相(xiang)關(guan)專業,碩士(shi)及以(yi)上學歷;
2.掌握數字電路的基(ji)本結構以(yi)及半導體器件特(te)性(xing)相關知(zhi)識,
3.熟(shu)練掌握(wo)Verilog/Spice等語言;
4.熟練使(shi)用Virtusuo等(deng)電(dian)路設計工具以及Hspice/XA等(deng)仿真工具;
5.具備良(liang)好的溝通(tong)能力(li)、協作能力(li)以及獨(du)立解決問題能力(li),工作主(zhu)動性強。
聯(lian)系(xi)人:劉女(nv)士、廖女(nv)士
招(zhao)聘電話:
招聘郵箱:jia.、jl.
工作(zuo)地址:長沙高(gao)新開發區尖山路(lu)18號中電軟件(jian)園(yuan)二期第A5棟1層101號
工(gong)作地點:長沙
工作經驗:三(san)年以上,優秀應屆研究生亦可
待遇:面議,優秀者可配置公司股權和更高崗位
崗位職責:
1.負責數(shu)字電(dian)路前端設計,包括SOC集成(cheng)/RISCV/ARM/總線/DDR/低功耗(hao)/DFX等方向;
2.負責制訂(ding)模(mo)塊規格書,編(bian)寫RTL代(dai)碼,提供設計報告(gao)和驗證支持;
3.負責模塊(kuai)仿真、綜合(he)及(ji)時序分(fen)析;
4.負責芯片模塊功(gong)能調試和(he)應用支持;
5.技術資料(liao)和文檔的編(bian)寫、維護、歸檔等(deng)工作。
1.微電(dian)子/半導體/集成電(dian)路(lu)/電(dian)子/通信/自動化(hua)等相關專業,碩士及(ji)以上學歷;
2.熟悉(xi)芯片設(she)計(ji)、數字(zi)邏輯(ji)設(she)計(ji)及SOC集成方(fang)法與流程;
3.能處理以下(xia)任務 (一個或(huo)多(duo)個):
1)模塊的(de)微架構設計和詳細(xi)設計;
2)使(shi)用(yong)硬件描述(shu)語言(System Verilog/Verilog HDL)進行RTL邏輯設計;
3)使用前端檢查(cha)工具完(wan)成設計質(zhi)量檢查(cha)(Lint/CDC);
4)能夠獨(du)立完(wan)成所負責(ze)模塊或子(zi)系統的網表交付(fu)(邏輯綜(zong)合/物(wu)理綜(zong)合/靜態時序分(fen)析(xi)/形(xing)式驗證/時序約束SDC/電源
束UPF/ECO);
5)能(neng)夠支持驗證人員完成(cheng)問題定位。
4.了解(jie)MCU系(xi)統架(jia)構(gou), 有子系(xi)統或(huo)子模塊集(ji)成和(he)Debug經驗;
5.熟悉AMBA總(zong)線/AXI接(jie)口(kou)/DDR3 等協議(yi)或(huo)RISCV/ARM 32位(wei)內核(he);
6.具備良(liang)好的溝(gou)通能力(li)、協作能力(li)以及獨立解決(jue)問題能力(li),工作主動性強(qiang)。
聯系人:劉女士(shi)、廖(liao)女士(shi)
招聘電話:
招聘(pin)郵箱:jia.、jl.
工作地址:長沙高(gao)新開發區(qu)尖山路18號中電軟件園二期第A5棟(dong)1層101號
工作(zuo)地點:長沙、北京、西(xi)安
工作經驗:三(san)年以(yi)上,優秀應屆研究生亦可(ke)
待遇:面議,優(you)秀者(zhe)可(ke)配置公司股(gu)權
崗位職責:
1.負(fu)責芯片(pian)后端設(she)計,包括(kuo)布(bu)局規劃、布(bu)局布(bu)線、時鐘樹綜合以及(ji)Signoff檢(jian)查等(deng)工(gong)作;
2.參與項目后端設計方(fang)案(an)制(zhi)定,協(xie)助(zhu)項目經理制(zhi)定實現策(ce)略;
3.負責后端設計相關技術資料和文檔的編(bian)寫、維護(hu)、歸檔等工作。
1.微電子(zi)/半(ban)導體/集成(cheng)電路/電子(zi)/通信/自動化等相關專業(ye),本科以上學歷;
2.熟(shu)練掌握后端設計(ji)流程及(ji)相關工(gong)具,包(bao)括Synopsys、Cadence、Mentor等公司的EDA軟件;
3.熟(shu)練掌握Perl、Tcl、Python等腳(jiao)本編寫(xie)技能(neng);
4.三(san)年(nian)以上后端(duan)(duan)設計工作經(jing)驗(yan),具備(bei)CPU、GPU、DSP等芯片后端(duan)(duan)設計經(jing)驗(yan)者優先(xian);
5.有數字(zi)后(hou)(hou)端先(xian)(xian)進工藝(yi)物理后(hou)(hou)端設計經驗者優先(xian)(xian);
6.具(ju)備良好的溝通(tong)能(neng)(neng)力、協作能(neng)(neng)力以及獨立(li)解決問(wen)題能(neng)(neng)力,工作主動性強(qiang)。
聯(lian)系人:劉女士、廖女士
招聘(pin)電(dian)話:
招聘郵箱(xiang):jia.、jl.
工(gong)作地(di)址:長沙(sha)高新開發(fa)區尖山路18號中電(dian)軟件園(yuan)二期(qi)第A5棟1層101號
工作地點:長沙
工作(zuo)經驗:兩年以上,優秀應屆研(yan)究生亦可
待遇(yu):面議(yi),優秀者可配置公司(si)股權(quan)和更高崗位
崗位職責:
1.負責數字(zi)前端(duan)設(she)計的驗證工作;
2.負責制(zhi)訂驗證大綱與驗證流程(cheng),設(she)計(ji)合適的測試激勵(li)和驗證策(ce)略;
3.負責(ze)芯片及模(mo)塊的(de)仿(fang)真、測試、Debug分析及優(you)化;
4.技術資料和文檔的編寫(xie)、維護、歸檔等工作。
1.微電(dian)子(zi)/半導體/集(ji)成電(dian)路/電(dian)子(zi)/通信/自動(dong)化等相關專業,本科及以(yi)上學歷;
2.熟悉(xi) 數字(zi)電路的驗證方法(fa)與流程;
3.熟(shu)練掌(zhang)握Verilog/VerilogA/SystemVerilog等語言;
4.熟練使用Hspice/XA/VCS/Matlab等仿(fang)真驗證工具;
5.兩年以上工作經(jing)驗(yan),有(you)前端設(she)計基礎者優先;
6.具備良好(hao)的溝通能力、協作能力以及獨立(li)解決問題(ti)能力,工作主(zhu)動性強(qiang)。
聯系人:劉女(nv)士、廖女(nv)士
招聘電話:
招聘郵箱:jia.、jl.
工作地址(zhi):長沙高(gao)新開(kai)發區尖山路18號中電軟(ruan)件園(yuan)二期(qi)第A5棟1層101號